EN PT
1 min de leitura 98 palavras

Aceleração FPGA para Imageamento Sísmico

Desenvolvimento de Arquitetura para Aceleração em FPGA de Computação de Alta Performance (HPC) aplicado a Imageamento Sísmico

FPGA HPC imageamento sísmico RTM
Índice

Visão Geral

O projeto baseou-se na implementação do protótipo de uma plataforma de aceleração baseada em FPGA para o algoritmo RTM em um ambiente HPC. Neste projeto, aspectos de implementação em hardware foram correlacionados às otimizações do cômputo do RTM presentes na literatura, resultando na proposta de acelerador desenvolvida.

Objetivos

  1. Desenvolver plataforma de aceleração baseada em FPGA para RTM
  2. Otimizar algoritmo RTM para implementação em hardware
  3. Integrar com ambiente HPC
  4. Validar desempenho do protótipo

Resultados

  1. Performance and Energy Efficiency Analysis of Reverse Time Migration on a FPGA Platform
  2. Imageamento Sísmico com FPGA Aplicado a Migração Reversa no Tempo